Einfuhrung in FPGA Design mit Open Source Tools (glt23)

Published: April 15, 2023, 2 p.m.

Du wolltest schon immer in die Welt der FPGAs eintauchen, wurdest aber von den zig Gigabytes an propriet\xe4ren IDEs eingesch\xfcchtert? Oder du wusstest bis jetzt einfach nicht, wo du am besten anfangen sollst? Dieser Vortrag zeigt dir, wie du von deinen Design Files zum Bitstream gelangst - und das allein mit Open Source Tools.\n\nDieser Vortrag richtet sich an Anf\xe4nger, die mit der FPGA-Entwicklung beginnen m\xf6chten, aber auch an Fortgeschrittene, die daran interessiert sind mit Open Source Tools zu arbeiten (Yosys, nextpnr und co).\n\nIn diesem Vortrag werden mehrere Punkte behandelt:\n\n* Was ist ein FPGA? (interne Struktur, Anwendung)\n* Was ist eine HDL? Erkl\xe4rt anhand einem einfachen Beispiel. (SystemVerilog)\n* Simulation des Designs und Analyse der Waveforms.\n* Wie kommen wir von unseren Design Files zum Bitstream?\n - Synthese\n - Constraints\n - Place and Route\n* Wie bekommt man den Bitstream in den FPGA?\n\nAbschlie\xdfend gebe ich einige Tipps, um den Einstieg in die FPGA-Entwicklung so einfach wie m\xf6glich zu gestalten.\nabout this event: https://pretalx.linuxtage.at//glt23/talk/J7D8PL/